Testing & Design for Testability

Fault: physical defect 

 - Dynamic faults: timing, out of spec

 - Static faults: short circuits, breaks 

 - Intermittent faults (=Environmental): single event upsets(SEUs, ESD, particles)

 

Error: manifestation of a fault 

 

Failure: deviation

---

Design verification: 제작 시 디자인이 야기할 수 있는 기능 예측, 분석

 

Testing: 물리적 제품과 디자인이 제대로 동작하는지 확인

 

Diagnosis: 올바르지 않은 동작이 발견된 후에, 그 동작을 야기하는 원인을 밝히는 것

 

Reliability: 시스템 동작이 맞는지 틀린지 정하는 것

 

---

Verification

 - (제작전) 디자인 검증

 - Simulation, HW emulation 등으로 확인

 - 제작 전에 확인

 - 디자인 질과 관련

 

Test 

 - 제작된 HW 검증

 - Test generation: SW 과정

   Test application: 전기적 시험

 - 모든 제작품에 대해 실행

 - 디바이스 질과 관련

 

---

Difficulties in Testing

 - fault may occur anytime and at any place.

 - lsi circuit are large

 - IO access is limited

   Controllability: 모든 노드를 제어하기 어렵다.

   Observability: 문제가 있는 노드와 없는 노드를 구별하여 관찰하기 어렵다.

 - 기능 테스트는 물리적 결함을 발견하기 어렵다.

 

---

Real Test

 - 실제 결함이 아니라, 분석 가능한 모델을 기반으로 한다.

 - 복잡성이 높아서 모델링된 결함의 범위가 완전하지 않다.

 - yield loss: 실제로 기능을 만족하지만, 통과하지 못한 칩들의 퍼센티지

 - defect level: 실제로 불량이지만, 통과한 칩들의 퍼센티지

 

---

Costs of Testing