HDL 2가지 VHDL vs Verilog

0. 배경
방산/항공 업계에 있으면서 VHDL을 사용했는데,
이번에 반도체 업계로 가면서 Verilog를 쓰게 됐다.
거기다 모듈 설계 말고 칩 설계를 하게 됐다!
베릴로그 IP를 썼기 때문에 코드는 볼 수 있지만 설계는 못 하는 실력..
그리고 리눅스도 안 써봤다
공부해야지.. 열시미 공부해서 실력자가 된 담에 하루라도 빨리 은퇴해야지..

1. 공부
C언어나 자바나 뭐든간에 프로그래밍 언어 하나 배웠다면 쉽다.
그리고 어쨌거나 언어이기 때문에 그냥 자주 쓰면 익숙해짐...
VHDL이나 베릴로그나 하나 배운 상태면 나머지 한개는 한나절이면 익힌다.
코드가 달라서 불편할 뿐 기본적인 개념은 비슷하니까..
다만.. 베릴로그 이 언어가 되게.. 희안하다
암튼 VHDL :=이 베릴로그에서는 =로 쓰고, if() then ... end if; 가 베릴로그에서는 if() begin ... end 로 쓴다.
근대.. 베릴로그에서는 if문 이후 1줄만 쓰는 거면 if() 로 begin, end 생략해도 됨...!!
이런 소소한 부분이 다른데 이런건  쓰다보면 써지니까 괜찮다.
베릴로그는 문법이 관대한 편이라 초반에 엄청 헷갈렸음 ㅡㅡ
예를 들면 앞서 말한 if문도 그렇고 port선언에서 input ... 한 뒤에 wire나 reg선언을 해도 되고, port 선언에서 input wire 로 써도 된다.
port 선언에서 input이나 wire를 안 해줘도 된다.
Verilog.. 마치 한국어 어순 마냥... 예외적으로 인정되는 부분이 너무 많다 보니 뭔가 싶다.

1) asic-world.com
어지간한 HDL은 다 배울 수 있는 사이트.
영문 사이트긴 한데 예제 끼적거리면서 익히기 좋다.

2) chipverify.com
베릴로그랑 시스템 베릴로그 사이트
시스템 베릴로그가 테스트 벤치에서 좋다고 하는데, 내가 알기론 베릴로그가 객체 지향이 아니라 시스템 베릴로그를 쓴다고 들었다.
근데 난 VHDL 할 줄 아니까 걍 이거로 하면 되지 않을까..ㅜ
시스템 베릴로그까지 또 공부해야 할까ㅜ
공부 그만 하고 싶다 바짝 벌고 빨리 은퇴해야지
+ 2023.1 시스템 베릴로그 확실히 편하다.
베릴로그 쓰면서 VHDL을 거진 까먹었기 때문에 유사한 형태(?)인 시스템 베릴로그가 훨씬 편하다.

3) 모델심 or ISE or Vivado
개인 노트북의 윈도우 환경에서 무료로(⚠️free 매우 중요) 시그널 시뮬까지 가능한 툴은 저 2개가 제일 만만한거 같다.
모델심 보다는 다른걸 쓰는걸 많이 보기도 했고, 모든 코드는 다 FPGA로 검증하는 과정을 거치니까 xilinx 툴 무료 버전이 나을거 같다.
하지만.. Vivado는 프로그램이 넘 무거워서 가볍게(?) 쓰기앤 ISE...
i5 cpu 8G 램으로 Vivado 돌리다가 컴 꺼졌다.

내가 이미 언어에 익숙해져서 그런지는 몰라도 사이트에서 설명 굳이 다 볼 필요없이 예제만 따라해도 배울 수 있다.
예제 필사(?)해보다가 의문 생기는 부분만 찾아보면 된다.

2. 사견
다들 베릴로그가 C언어랑 비슷하다고들 하는데, 형식 정도만 비슷하지 개인적으로 VHDL이 C언어랑 더 비슷한거 같다.
문법이 VHDL이 더 빡쎈 편(?)이라 VHDL 먼저 배우고 베릴로그 배우는 것도 괜찮은거 같다.